高通HBC完成硬件验证 AI250拟2027年出样

驱动中国11月3日消息，高通宣布第一代高带宽计算HBC技术已在圣迭戈实验室完成硬件验证，验证覆盖完整读写能力与近存计算能力；搭载该架构的AI250加速器计划于2027年上半年出样。

HBC是高通面向AI推理场景开发的近存计算架构，采用多层LPDDR内存垂直堆叠，并通过硅通孔TSV实现芯片间互连；堆叠结构底部集成计算芯片，使计算单元靠近内存，缩短数据传输距离。

与传统HBM主要依靠DRAM芯片堆叠提升带宽不同，HBC以LPDDR替代HBM，目标是在提升AI推理内存带宽的同时降低能耗。高通此前公布方案显示，计算单元直接放置在内存堆叠下方，数据传输距离由传统架构中的数厘米缩短至数微米。

高通表示，HBC目标是每瓦带宽达到传统HBM方案的6倍。本次验证使用两层DRAM堆叠的早期样品，测试结果显示每瓦带宽超过HBM4的5倍，尚未达到此前公布的6倍目标；正式产品预计采用四层堆叠设计。

性能方面，高通公布第一代HBC方案将为AI250加速卡提供133TB/s有效内存带宽，较采用LPDDR5X内存的AI200加速卡提升18倍。根据高通2026年6月公布的数据中心产品路线图，AI250搭载第一代HBC，后续AI300计划采用第二代HBC，其有效内存带宽设计目标为AI200的54倍。

高通还拟将数据中心芯片堆叠架构引入手机SoC，并计划整合至骁龙芯片，以提升端侧AI能力。